1.标题:Graphics Fills
问题:使用工具“BOX”和“ARC”设计好自己所创建元器件的图形之后,在电脑屏幕上看起来非常漂亮,但是在打印输出之后发现图片没有背景颜色(即图片是黑白的)
答案:在输出原理图的时候,选择BMP格式,且需要在颜色选项中选中“DISPLAY”;问题的实质是图片的背景颜色,即使图片是黑白颜色的,黑白颜色仍然被当作是一种背景颜色处理了.所以我们在输出图片的时候,必须检查一下“颜色设置”,否则,很可能得到的是黑白的图片.
2.标题: Pin Wiring Problem
问题:有时候在自己创建的元器件的管脚上无法实现连线
答案:应该是管脚的间距太小了.因为在ISIS中,每个元器件的管脚都要占据一块区域(就像自己的保护区一样,不容别人随意侵犯),该区域会排斥外部的走线.解决问题的方法是在走线之前先使用“2D graphics line”工具延长管脚的引线,然后再走导线,也可以在走线的同时按住 “CTRL”键,直到走线绕过狭窄的保护区.当然最根本的办法是重新编辑元器件,把其管脚间距调大一些.
3.标题:ASCII DATA IMPORT-HOW DOES IT WORK?
问题:参照ISIS中帮助文件的方法在写字板中创建了一个文本文件(有关于ASCII DATA的函数),然后在将其导入ISIS时,电脑屏幕上显示出:“unexpected end of file”的错误,即使文件内容是从帮助文件中复制粘贴过来的,情况还是一样.
解决方法:在创建你所说的文本文件时,在最后的“END”命令行之后一定要加上至少一个回车换行符号.
4.标题:Changing sort column in BOM scripts
问题:我想修改清单列表中元器件的排列顺序,例如把电阻和二极管按照其值的大小来排列,但是实际上元器件是按其名字标号来排列的.
解决方法:可以输出“CSV”格式的元器件报表,然后将元器件在表格中重新排列.
不过用“HTMP output”输出的报表看起来更美观一些哦.
5.标题:ISIS, netlist and ARES
问题:设计好一个含有多个子电路的层次电路原理图,然后产生网络表,将其导入ARES制作PCB图.如果要求生成多个PCB图,且每个PCB图中包含独立的子电路部分,该怎样实现呢?
方法:如果纯粹是为了制作PCB的话,问题就比较容易解决.你可以建立几个相近的电路原理图(每个原理图只有子电路部分不同而已),然后依次产生网路表并生成PCB图;如果不嫌麻烦的话,在生成PCB图时采用手动布局元器件也可以实现你的目的,只是这种做法相当繁琐而已.
6.标题:change design created date?(即要更改设计被创建的日期)
问题:在一个已有的原理图的基础上做一些修改,然后另存问别的设计文件,该设计文件的创建日期还是跟原来的原理图的日期是一样的,有没有办法修改?
答:可以用“新建设计”,而不是用“另存为”.其实修改这个时间没有任何的实际意义,完全没有必要这样做.
7.问题: Proteus中鼠标的操作有点不符合人的传统习惯,能不能在Proteus实现更改鼠 标设置?
答: Proteus的鼠