各种电仄尺度的谈判(TTL,ECL,PECL,LVDS、CMOS、CML.......)

时间:2014年03月10日信息来源:未知

ECL电

路是射极耦开逻辑(Emitter Couple Logic)散成电路的简称 与TTL电路

好别,ECL电路的最大年夜特征是其根柢门电路工做正在非饱战形状 所以,ECL电路的最大年夜

劣面是具有相称下的速率 那种电路的仄均提早工妇可达几个毫微秒以至亚毫微秒数

量级,那使得ECL散成电路正鄙人速战超下速数字体系中充任无以对抗的足色。

ECL电路的逻辑摆幅较小(仅约 0.8V ,而 TTL 的逻辑摆幅约为 2.0V ),当

电路从一种形状过渡到另外一种状 态时,对寄死电容的充放电工妇将减少,那也是

ECL电路具有下开闭速率的主要本果。但逻辑摆幅小,对峙滋扰才气倒霉。

因为单元门的开闭管对是轮番导通的,对全部电路去讲出有“停止”形状,所

以单元电路的功耗较大年夜。

从电路的逻辑服从去看, ECL 散成电路具有互补的输出,那意味着同时能够获

得两种逻辑电仄输出,那将大年夜大年夜简化逻辑体系的设念。

ECL散成电路的开闭管对的收射极具有很大年夜的反应电阻,又是射极跟从器输出,

故那种电路具有很 下的输进阻抗战低的输出阻抗。射极跟从器输出同时借具有对逻

辑疑号的缓冲做用。

正在通用的电子器件装备中,TTL战CMOS电路的利用十分普遍。但是里临如古体系日趋复杂,传输的数据量越去越大年夜,实时性要供越去越下,传输距离越去越少的展开趋势,把握下速数据传输的逻辑电仄知识战设念才气便隐得愈减火急了。

1 几种经常使用下速逻辑电仄

1.1LVDS电仄

LVDS(Low Voltage Differential Signal)即低电压好分疑号,LVDS接心又称RS644总线接心,是20世纪90年月才隐现的一种数据传输战接心技术。

LVDS的典范工做本理如图1所示。最根柢的LVDS器件便是LVDS驱动器战收受器。LVDS的驱动器由驱动好分线对的电流源组成,电畅凡是是为3.5 mA。LVDS收受用具有很下的输进阻抗,果此驱动器输出的大年夜部门电流皆流过100 Ω的婚配电阻,并正在收受器的输进端收死约莫350 mV的电压。当驱动器翻转时,它窜改流经电阻的电流标的目标,果此收死有用的逻辑“1”战逻辑“0”形状。

各种电仄尺度的谈判(TTL,ECL,PECL,LVDS、CMOS、CML.......)

(5)低本钱:LVDS芯片是尺度CMOS工艺真现技术,散成度下;收受端阻抗小,连线简朴,撙节了电阻电容等核心元件;低能耗;LVDS总线串止传输数据,LVDS芯片内部散成了串化器或解串器,与并止数据互联相比,撙节了约50%的电缆、接心及PCB制做本钱。别的,因为毗连干系大年夜大年夜简化,也撙节了空间。

(6)低噪声:因为两条疑号线周围的电磁场相互抵消,故比单线疑号传输电磁辐射小许多。恒流源驱动情势没有简朴收死振铃战切换尖锋疑号,进一步低落了噪声。

本文为视频教程-各种电仄尺度的谈判(TTL,ECL,PECL,LVDS、CMOS、CML.......)
文章热词:差分电压
延伸阅读:
分享按钮
网友评论

推荐文章