当前位置:高校自动化网 >> fpga >> 浏览文章

FPGA 实现一种高速卷积编解码器

文章来源:本站原创 作者:佚名


该文章讲述了FPGA 实现一种高速卷积编解码器.

1  卷积编码器
传输的信息序列可通过一个线性的有限状态寄存器产生卷积码。一般而言,移位寄存器包

括 K 级(每级包含 k 比特)和 n 个线性代数方程式(模22 加法器) ,如图2 所示。每一时刻移入移位寄存器的编
码器输入数据(假定为二进制)为 k 比特,对应于每个 k 比特输入序列的输出为 n 比特,则编码效率定义为 R = k/ n。参数 K被称为卷积码的约束长度
n 个线性代数方程式被称为 n 个生成矢量。卷积编码器的状态取决于最初 k ( K - 1 ) 个移位寄存器 。编码器的状态和随后的 k比特输入共同

全文下载:

点击浏览下一页 [点击浏览该文件:一种高速卷积编解码器的FPGA实现.pdf]
 

相关文章:
  • SOPC系统自定义外设
  • ZRtech调试--FPGA的实时成像系统任务
  • 阻塞与非阻塞 block & non-block
  • 上一篇:FPGA两种DDS系统应用
    下一篇:没有了
    最近更新