当前位置:中国高校自动化网 >> fpga >> 浏览文章

Verilog HDL 建模教程4 - 组织的概念

文章来源:不详 作者:佚名


该文章讲述了Verilog HDL 建模教程4 - 组织的概念.

 

 

2.4 Verilog HDL 建
模中组织的概念

 

“组织模块”在“低级建模”中,非常的重要。它不但简化对多个“低级功能模块”的调用,而且也解决了“两义性”或者“多义性”的问题。

 

你尝试想象一下:如果有多个打工仔,散落在不同的地方。当老板要发号的时候,既不是非常不方便。同样的,在模块化设计中,设计者往往为了使使用更简单,常常都会使用“顶层模块”将多个模块“封装”到一个模块中,亦即将复杂的东西“隐藏”了起来,只剩下简单“接口”而已。这样的做法是为了使该模块可以容易被使用。

 

点击浏览下一页

 

然而在“低级建模”的设计中,“模块化的组织”更有“层次感”。为了使“上一层模块”可以很方便调用“下一层组织模块”。“低级建模”的设计常常将一组或者一个“组织模块+低级功能模块”,“低级功能模块+低级功能模块”,“组织模块+组织模块”组织起来。虽然感觉上会有一种“杂乱感”,但是实际运用起来,真的非常方便。

 

如上面的示意图中,3个员工被组织了起来,然后3个员工的组合又和领导组织了起来。故这样的组织方法因层次关系,如此类推,最后会有两个“大组织”

 

组织1 = { 经理 => 领导 => 3个用工 }

组织2 = { 经理 => 3个员工 }

 

“低级建模”的“组织”结果会是示意图中所示。除老板意外,大家都有自己的“组织”。

 

假设老板要命了员工干活,那么老板只要命令任意一个经理就行。

至于“二义性”或者“多义性”的问题,后面会讨论到。

 

相关文章:
  • Xilinx ISE 10.x 调用Modelsim SE 6.5仿真的若干问题及其解决方法
  • Verilog HDL建模教程3 - 低级建模的思路
  • 分享modelsim下编译xilinx库的方法
  • 上一篇:Verilog HDL 建模教程3 - 开始完成信号的作用
    下一篇:Verilog HDL 教程7 - 建模模板基本结构
    最近更新