当前位置:中国高校自动化网 >> fpga >> 浏览文章

Verilog HDL 建模技巧8 - 使用模板的建议

文章来源:不详 作者:佚名


该文章讲述了Verilog HDL 建模技巧8 - 使用模板的建议.

 

 

3.2 Verilog建
模建议

 

为什么需要模板结构?

 

创建代码的工作往往都是一次性,为了供人参考,或者为日后“升级”的打算。我们不得不养成好的“编程风格”,这也是许多参考书上提出的重点之一。而“模板”便是一种已经制定好的“编程风格”,故这样会简化了编程风格上的问题,只要加以修改,便会完整一个有“结构”和“有风格”的代码。

 

为什么“低级功能模块”的步骤,需要一个计数寄存器来指向呢?

 

其实这个问题我也考虑了很久,因为是“仿顺序操作”的关系,故人类对“1, 2, 3 ... ”类似的次序(步骤)有更直接的效果。而且也很好的为代码扩展。

 

编写“低级功能模块”时,必须遵守笔者提议的模板结构吗?

 

模板的结构只是一个参考而已。该“模板”结论是我经过不同风格的编程,得出“最通用”的结果。当然你可以无视我的规定,完全自定义自己的模板结构。但是有一点请注意,必须以“解读性”为优先考虑。因为好的代码不是在“执行效率”上,而是“可维护”和“被解读”。

 

相关文章:
  • Xilinx ISE 10.x 调用Modelsim SE 6.5仿真的若干问题及其解决方法
  • Verilog HDL建模教程3 - 低级建模的思路
  • 分享modelsim下编译xilinx库的方法
  • 上一篇:Verilog HDL 教程7 - 建模模板基本结构
    下一篇:哪些人适合做FPGA开发?
    最近更新