您当前位置:高校自动化网 >> fpga >> 频道首页
  • 转FPGA的“可编程”使你迷惑吗?
  • 任何一个硬件工程师对FPGA都不会陌生,就好比C语言对于软件工程师来说是必修课程一样,只要是电子相关专业的学生,都要学习可编程逻辑这门课程。
  • 搞定TimeQuest鞭长莫及的特定路径例外约束
  •                                                                                                       搞定TimeQuest鞭长莫及的特定路径例外约束          TimeQuest中提供了一些特定时钟域间的例外约束...
  • 模块参数例化注意点
  •                                                                                                       http://www.sunburst-design.com/papers/CummingsHDLCON2002_Parameters.pdf 看来一篇文章,注意点如...
  • FPGA的“可编程”使你迷惑吗?
  •                                                                                                               任何一个硬件工程师对FPGA都不会陌生,就好比C语言对于软件工程师来说是必修课程一样,只要是电...
  • 时序约束、时序分析ZZ
  •                                                                                                          A 时序约束的概念和基本策略    时序约束主要包括周期约束(FFS到FFS,即触...
  • NicheStack TCPIP Stack之NiosII应用
  •                                                                                                       今天一位师弟向我询问有关用NiosII跑以太网程序的问题,想起现在大部分的书中都是介绍Light Weight TC...
  • 原先作品-多进一出VGA自动分配器
  •                                                                                                                           (562.58 K)        该附件被下载次数 4 功能就是多台电脑或和笔记本连接投影机,...
  • XILINX DDR 控制器约束问题的解决
  •                                                                                                       我的项目在添加MIG3.2的约束文件后,会出现一些错误,这些错误大都会指出未知道指定的网点名字,打开约束...
  • ModelSim学习笔记3-基本仿真流程
  •                                                                                                       Chapter 3 Basic Simulation 1.设计文件来源: ModelSim安装目录下的/Examples/Tutorials/verilog/b...
  • ModelSim学习笔记2-介绍,基本概念
  •                                                                                                       运行ModelSim SE 6.5e,选择菜单Help->SE Documentation - PDF Bookcase,在出来的pdf文档中,选择Model...
  • FPGAAltera所提供的在線技術培訓全中文
  •                                                                                                       转自:真 OO无双 之 真乱舞书 http://www.cnblogs.com/oomusou/archive/2008/12/19/altera_online_co...
  • SignalTap 如何增加SignalTap II能觀察的reg與wire數量
  •                                                                                                       转自:真 OO无双 之 真乱舞书 http://www.cnblogs.com/oomusou/archive/2008/10/21/signaltap_increm...
  • 深入研究Modelsim之使用do文件仿真1
  •                                                                                                       Modelsim的仿真功能非常强大,本文介绍使用do脚本仿真单个Verilog或者VHDL文件的操作过程,希望对大家有...
  • 基础篇 第8章 第三方 EDA工具
  •                                                                                                       第8章  第三方 EDA 工具 第三方EDA工具是指altera 以外的所有其他厂商提供的EDA软件工具的统称。 主...
  • FPGA中存储器的初始化文件生成
  •                                                                                                       在VC开发环境下生成正弦信号的初始化ROM表 相关C程序如下: #include "stdio.h"#include "math.h" ...
  • 基于MATLABDSP Builder DSP可控正弦信号发生器设计
  •                                                                                                       本节以正弦波发生模块的设计为例(图 4-2),它由 4个部分构成:InCount是阶梯信号发生模块,产生线性递增...
  • 我的一些数字电子知识总结3
  •                                                                                                        我的一些数字电子知识总结(3) 继续通过博文把我在学习数字电路过程中的一些“细枝末节”小结一下,...
  • SRAM的时序约束
  •                                                                                                       http://blog.ednchina.com/ilove314/198969/message.aspx#85821   读SRAM时序约束分析 分析了SRA...
  • PLL专用输出管脚带来的反思
  •                                                                                                       PLL专用输出管脚带来的反思          这个视频采集的项目FPGA原型设计上还真是难不倒我,只不过硬件管...
  • A tip for writing test bench of FSM
  •                                                                                                       FSM: Finite State Machine 在写FSM的test bench时,会想要检查FSM的state,我知道的方法有下面几个: ...
  • FPGA驱动74HC595程序,见笑了,处女作。
  •                                                                                                       library ieee;use ieee.std_logic_1164.all; entity hc595 is port(clk: in std_logic;   shift_clk...
  • 关于Nios烧写“No EPCS layout data”
  •                                                                                                       ?    最近在EPCS下载时遇到一个这样一个问题:?    "No EPCS layout data - looking for section [EPC...
  • AV视频信号采集显示
  •                                                                                                       AV视频信号采集显示          这几天在写一个AV芯片控制、后端采集数字信号并做缓存显示的FPGA代码。...
  • WIN7下,NIOSII IDE中关于cygwin编译报错的处理
  •                                                                                                       I am sharing my personal experience here. I have been using Quartus II 9.1 and  NIOS II IDE 9...
  • 用上了ISE12哈哈
  •                                                                                                       这个版本安装时出了点小差错,后来才明白要先装一个补丁以支持英语和日语以外的系统路径            ...