当前位置:中国高校自动化网 >> 自动化学科知识 >> 模电、数电 >> 浏览文章

用CMOS技术实现高速模数转换器

文章来源:EDN博客 作者:lihailin560 访问次数:


该文章讲述了用CMOS技术实现高速模数转换器的电路原理和应用

者:    时间:2008-07-15    来源:52RD硬件研发          

       通信用接收器的发展趋势是必需在信号刚一进入接收器信号通道时就进行取样,并配备有精确的测试仪,而要达到这个目标就要依赖超高速模拟数字转换器来实现。美国国家半导体首推的 ADC081000 芯片是一款模拟输入带宽高达 1.8 GHz 的 8 位 1GSPS 模拟数字转换器,它采用 0.18 微米 (mm) 的互补金属氧化半导体 (CMOS) 工艺技术制造。下文简述了结构及动作的原理,并较详细介绍了上文提到的在动作过程中起什么重要作用。
  环顾目前的市场,大部分超高速模拟数字转换器都采用双极互补金属氧化半导体 (BiCMOS) 工艺技术制造,因此 ADC081000 芯片是市场上第一款完全采用 CMOS 技术制造的模拟数字转换器产品。由于双极晶体管的补偿电压比 CMOS 晶体管低,而增益则较高,因此工程师一向喜欢采用双极芯片设计模拟数字转换器前端,例如取样及保持放大器等信号调节电路。对于需要支持高频率操作的系统来说,双极芯片尤其受工程师欢迎。但双极芯片的缺点是需要较高的供电,其功耗远比采用 CMOS 技术的同类芯片大。ADC081000 芯片的实际功耗只有 1W 左右。相比之下,市场上功耗最低的 BiCMOS 模拟数字转换器则耗用超过 3W 的功率。要装设怎样的散热器才可将如此大量的热量全部散发?这却是一个令人极为头痛的问题。ADC081000 芯片不但性能卓越,而且符合通信系统及高性能测试仪表所需的动态规格,可提供 7 以上的有效位数 (ENOB),远超尼奎斯特(nyquist)的规定。
  结构及运作原理
  高速模拟数字转换器有多种结构可供选择,其中以快闪式、流水线式或折叠/内插式等三种最受欢迎。采用快闪式及折叠/内插式的结构可让数字 CMOS 工艺发挥更大的灵活性。折叠式模拟数字转换器的优点是速度快,而且所需的比较器比快闪式模拟数字转换器少。内插式模拟数字转换器则只需极少量输入放大器,而且所需的输入电容也较低。我们所知的折叠/内插式结构便是这两种技术的集成,其优点是管芯体积较小、功耗较低、而动态性能又很高,因此 ADC081000 芯片便采用这种结构,图 1 所示的就是这款芯片的结构框图。

 

点击浏览下一页  1GSPS 的速度提供足够的计时时间 :
  以 ADC081000 这类高速、高性能的集成电路来说,它们所需的时钟信号绝对不能附随任何噪音,以确保外部时钟不会将不受欢迎的噪音带进系统,影响系统的整体动态性能。ADC081000 芯片所需的时钟必须属于低相位噪音 (低抖动) 时钟,而且必须能以千兆赫 (GHz) 以上的频率操作。传统的石英振荡器虽然可以提供低抖动的时钟信号,但市场上只有极少石英振荡器能提供振荡频率超过几百兆赫 (MHz) 的时钟信号。为了确保振荡频率及低相位噪音符合要求,我们可以采用高频率压控振荡器 (VCO)、锁相环路 (PLL) 及石英振荡器,并按图 2 所示的设计将之集成一体,这是目前最佳的方法。

 

点击浏览下一页

  美国国家半导体最近推出业内第一款高性能的锁相环路及压控振荡器二合一解决方案,进一步强化其无线通信产品系列的阵容。LMX25XX 芯片系列的优点是可将其射频输出的中心频率设定在 800MHz 至 1.4GHz 之间。这系列芯片的相位噪音极低,确保所产生的抖动不会影响 ADC081000 芯片的信噪比 (SNR)。设计高速模拟数字转换器的系统设计工程师清楚知道时钟抖动会降低模拟数字转换器的信噪比。以 500MHz 的输入信号为例来说,3ps 的均方根抖动可将信噪比的最高极限降低至 40.5dB,其计算方式如下:

点击浏览下一页
  ADC081000 芯片内部产生的取样时钟抖动极为轻微,其影响基本上可以不理。时钟的设计要小心处理,设计的落实也要考虑实际的应用,这样才可充分发挥 ADC081000 芯片的性能。但其中所涉及的各种技术都不在本文的讨论范围之内。有一点却值得一提,时钟的设计极为重要,我们建议采用图 2 的电路。如欲进一步查询有关的资料,可参看 ADC081000 芯片的数据表。
  面对每秒 1Gbps 的数据传输速度,我们有什么对策?
  为了方便捕捉输出数据,ADC081000 芯片设有低电压差分信号传输 (LVDS) 及 CMOS 两种操作模式。(下文将会简单介绍 LVDS 技术的运作原理)。我们只要将逻辑高电平或逻辑低电平连接管脚 1,便可选择要求的模式。采用 LVDS 模式操作时,内部的 1:2 多路分配器负责为两个输出总线馈电,以及将输出数据速度降低至只有取样率的一半。采用 CMOS 模式操作时,内部的 1:4 多路分配器负责为四个输出总线馈电,以及将输出数据速度降低至只有取样率的四分之一。各总线上的数据会同时交错处理,使每一总线能分别以 500MSPS 及 250MSPS 的速度输出数据,令数据输出速度合计高达 1GSPS。无论采用 LVDS 还是 CMOS 的模式操作,系统必须提供一个或多个与输出数据传送过程同步的输出时钟,以便简化数据捕捉过程。
  运作过程中应注意的事项
  把所有的高性能元器件在应用过程中都看成是一个运作整体,而不是一个个的独立个体,这是很重要的,所以在一个应用中,运算放大器和转换器运行好坏都会影响整体的动作。数字示波器的应用非常广泛,通信、半导体及计算机等行业的系统设计及测试工程师都经常采用数字示波器。这种仪器倚靠一个高取样率、高输入带宽的模拟数字转换器。事实上,这是整台仪器的心脏,因为示波器的输入带宽及取样率完全由前端的模拟数字转换器决定。例如,输入带宽为 1.5GHz 的 1 GSPS 示波器必须采用符合这些规格的模拟数字转换器。测量仪器必须拥有足够的带宽才可准确测量信号。测量信号时,示波器的模拟带宽必须足以支持信号内的高频部分。例如,示波器必须能够提供 100MHz 以上的输入带宽,才可无需滤波器也能测量 100MHz 的正弦波。
  由于方波之中有部分高频波的频率比基本频率高很多倍,因此示波器必须提供远远超过 100MHz 的输入带宽才可测量 100MHz 的方波。取样时若带宽不足,便会遗失原来信号的高频部分及振幅。这样,方波便无法以方波的形状显示在示波器的屏幕上。

       取样率是模拟数字转换器将模拟信号转为数字信号的速率。取样率越高,高频信号便可更精确地复原。例如,以 1GSPS 取样率复原的 100MHz 信号比以 500MHz 取样率复原的同一信号更接近原来的信号。因此,像 ADC081000 这类高取样率、高输入带宽及低位错误率 (BER) 的数字模拟转换器是将高频信号数字化的理想转换器,最适用于系统的设计及测试。厂商可以利用这款模拟数字转换器开发成本低廉的高性能测试设备。

 

点击浏览下一页

  另外一个典型的应用是数字无线电接收器。多年来模拟数字转换技术的发展一日千里,令接收器可以更大量采用数字集成电路。当然接收器的数字电路越靠近天线,便越能发挥接收的优势。因此有人认为可将模拟数字转换器置于射频系统的输出端,以便直接进行射频取样。这个设计看似较为可取,但这里产生另一个问题,我们不得不加以考虑。为了能够预先抑制不需要的带外信号,以及满足模拟数字转换器所要求的频率范围,已接收的信号在输入模拟数字转换器之前必须先加以滤波,以及接受自动增益控制。因此很多数字接收器采用折衷的办法,先由输出端的第一及第二中频级将模拟信号转为数字信号,使带外信号还未进入模拟数字转换器之前先行接受滤波,也确保部分信号在未进入模拟数字转换器之前先行在模拟级接受自动增益控制,以尽量避免带内信号过驱动模拟数字转换器,使信号在进行模拟数字转换之前可以达到最大的信号增益。此外,我们若采用中频取样及数字接收技术,便无需另外加设中频级如混频器、滤波器及放大器,有助减低成本,而且系统设计工程师若采用可编程数字滤波器取代固定的模拟滤波器,便可充分发挥设计上的灵活性。
  由于 1.8GHz 的 ADC081000 芯片可提供 3dB 的带宽,因此最适用于射频或中频的直接取样。这款转换器芯片可大幅减少所需昂贵模拟芯片的数目,有助减低系统的总体成本。此外,即使采用远比尼奎斯特规定还要高的输入频率操作,总谐波失真也可保持在较低的水平,让取样率必定不足的系统如卫星接收系统也可正常执行工作。

相关文章:
  • 电气元件符号-常用电气图形符号
  • 晶体管无触点开关_晶体管反相器的工作原理图
  • 具有计数 置位 复位功能的触发器电路图
  • 上一篇:试作Head Phone--模拟电路设计四
    下一篇:低成本PCI仲裁器逻辑扩展设计
    最近更新